當(dāng)前位置：

工控機(jī)CPU基本概念介紹（三）

工控機(jī)CPU知識你了解多少呢？研強(qiáng)小編將為您詳細(xì)解讀工控機(jī)CPU超流水線與超標(biāo)量、封裝形式、多線程、多核xin這些概念。

2021-08-26 14:21:20上海研強(qiáng)電子科技有限公司

本期上海研強(qiáng)小編給大家分享的是工控機(jī)CPU基本概念介紹，希望看完本篇文章您能對工控機(jī)有一個全新的認(rèn)識！
工控機(jī)CPU知識你了解多少呢？研強(qiáng)小編將為您詳細(xì)解讀工控機(jī)CPU超流水線與超標(biāo)量、封裝形式、多線程、多核xin這些概念。
1.超流水線與超標(biāo)量

在解釋超流水線與超標(biāo)量前，先了解流水線(pipeline)。流水線是Intel在486芯片中開始使用的。流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由5—6個不同功能的電路單元組成一條指令處理流水線，然后將一條X86指令分成5—6步后再由這些電路單元分別執(zhí)行，這樣就能實(shí)現(xiàn)在一個CPU時(shí)鐘周期完成一條指令，因此提高CPU的運(yùn)算速度。經(jīng)典奔騰每條整數(shù)流水線都分為四級流水，即指令預(yù)取、譯碼、執(zhí)行、寫回結(jié)果，浮點(diǎn)流水又分為八級流水。超標(biāo)量是通過內(nèi)置多條流水線來同時(shí)執(zhí)行多個處理器，其實(shí)質(zhì)是以空間換取時(shí)間。而超流水線是通過細(xì)化流水、提高主頻，使得在一個機(jī)器周期內(nèi)完成一個甚至多個操作，其實(shí)質(zhì)是以時(shí)間換取空間。例如Pentium 4的流水線就長達(dá)20級。將流水線設(shè)計(jì)的步(級)越長，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的CPU。但是流水線過長也帶來了一定副作用，很可能會出現(xiàn)主頻較高的CPU實(shí)際運(yùn)算速度較低的現(xiàn)象，Intel的奔騰4就出現(xiàn)了這種情況，雖然它的主頻可以高達(dá)1.4G以上，但其運(yùn)算性能卻遠(yuǎn)遠(yuǎn)比不上AMD 1.2G的速龍甚至奔騰III。

2.封裝形式
CPU封裝是采用特定的材料將CPU芯片或CPU模塊固化在其中以防損壞的保護(hù)措施，一般必須在封裝后CPU才能交付用戶使用。CPU的封裝方式取決于CPU安裝形式和器件集成設(shè)計(jì)，從大的分類來看通常采用Socket插座進(jìn)行安裝的CPU使用PGA(柵格陣列)方式封裝，而采用Slot x槽安裝的CPU則全部采用SEC(單邊接插盒)的形式封裝?，F(xiàn)在還有PLGA、OLGA(Organic Land Grid Array)等封裝技術(shù)。由于市場競爭曰益激烈，目前CPU封裝技術(shù)的發(fā)展方向以節(jié)約成本為主。
3.多線程
同時(shí)多線程Simultaneous multithreading，簡稱SMT。SMT可通過復(fù)制處理器上的結(jié)構(gòu)狀態(tài)，讓同一個處理器上的多個線程同步執(zhí)行并共享處理器的執(zhí)行資源，可大限度地實(shí)現(xiàn)寬發(fā)射、亂序的超標(biāo)量處理，提高處理器運(yùn)算部件的利用率，緩和由于數(shù)據(jù)相關(guān)或Cache未命中帶來的訪問內(nèi)存延時(shí)。當(dāng)沒有多個線程可用時(shí)，SMT處理器幾乎和傳統(tǒng)的寬發(fā)射超標(biāo)量處理器一樣。SMT具吸引力的是只需小規(guī)模改變處理器核xin的設(shè)計(jì)，幾乎不用增加額外的成本就可以明顯地提升效能。多線程技術(shù)則可以為高速的運(yùn)算核xin準(zhǔn)備更多的待處理數(shù)據(jù)，減少運(yùn)算核xin的閑置時(shí)間。這對于桌面低端系統(tǒng)來說無疑十分具有吸引力。Intel從3.06GHz Pentium 4開始，所有處理器都將支持SMT技術(shù)。
4.多核xin
多核xin，也指單芯片多處理器（Chip multiprocessors，簡稱CMP）。CMP是由美國斯坦福大學(xué)提出的，其思想是將大規(guī)模并行處理器中的SMP（對稱多處理器）集成到同一芯片內(nèi)，各個處理器并行執(zhí)行不同的進(jìn)程。與CMP比較， SMT處理器結(jié)構(gòu)的靈活性比較突出。但是，當(dāng)半導(dǎo)體工藝進(jìn)入0.18微米以后，線延時(shí)已經(jīng)超過了門延遲，要求微處理器的設(shè)計(jì)通過劃分許多規(guī)模更小、局部性更好的基本單元結(jié)構(gòu)來進(jìn)行。相比之下，由于CMP結(jié)構(gòu)已經(jīng)被劃分成多個處理器核來設(shè)計(jì)，每個核都比較簡單，有利于優(yōu)化設(shè)計(jì)，因此更有發(fā)展前途。目前，IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP結(jié)構(gòu)。多核處理器可以在處理器內(nèi)部共享緩存，提高緩存利用率，同時(shí)簡化多處理器系統(tǒng)設(shè)計(jì)的復(fù)雜度。 2005年下半年，Intel和AMD的新型處理器也將融入CMP結(jié)構(gòu)。新安騰處理器開發(fā)代碼為Montecito，采用雙核xin設(shè)計(jì)，擁有少18MB片內(nèi)緩存，采取90nm工藝制造，它的設(shè)計(jì)可以稱得上是對當(dāng)今芯片業(yè)的挑戰(zhàn)。它的每個單獨(dú)的核xin都擁有du立的L1，L2和L3 cache，包含大約10億支晶體管。
以上是上海研強(qiáng)電子科技有限公司給大家?guī)淼姆窒恚Ｍ麑δ兴鶐椭?strong>工控機(jī)需求歡迎來電咨詢！